MPC8572E

MPC8572系列处理器的设计目标是提供1.2GHz到1.5GHz的时钟速率，它包含了2个功能强大的基于Power Architecture™技术的e500处理器内核、增强型外设以及高速互连技术，用于平衡处理器的性能和I/O系统的吞吐量。这些处理器也包含了应用加速模块：1个查表单元（TLU），用于分流复杂的查表操作和报头检查；1个模式匹配引擎用于处理正则表达式匹配，并使用1个压缩引擎来管理文件解压；1个安全引擎，用于加速虚拟专用网络的IPSec和SSL/TLS中的加密操作。

MPC8572基于飞思卡尔的90nm硅绝缘体（SOI）铜互连加工工艺，它的目标是提供更高的性能和更低的功耗。MPC8572处理器大大地改善了性能，并代表了常用的PowerQUICC系列中不断创新的下一步。通过独一无二的集成，MPC8572平台建立在Power Architecture技术所提供的嵌入式内核性能之上，并增加了新功能以增强通信管理和安全加速。

对MPC8572中高速接口的支持满足了数据平面中网络处理器和/或ASIC的可扩展连接性需求，而MPC8572平台则能够满足复杂的，计算量大的控制平面处理任务的需求。这些处理器也包含了两路下一代双数据率（DDR2/DDR3）存储器控制器，增强的千兆以太网支持以及双精度浮点运算功能。

特性

• 2个e500 Power Architecture内核，可扩展至1.5 GHz
• 1MB L2高速缓存/SRAM，具有I/O中断功能
• 每个内核具有32kB I/D L1高速缓存
• 2路集成的DDR2/DDR3 SDRAM存储器控制器
  • 每个控制器64b (72b 用于 ECC)
  • 数据率高达800MHz
• 4个集成以太网控制器（增强型TSEC）
  • 支持10/100/1000
  • TCP/UPD 分流
  • 服务质量支持
  • 支持IEEE® 1588
  • 无损的流程控制
  • SGMII 接口
• 1个10/100快速以太网控制器（FEC），提供MII（多路复用）
• 查表单元，用于分流复杂的查表操作
• 模式匹配引擎，用于在包负载中搜索正则表达式
  • 包含了包解压引擎，用于对压缩包负载解压
• 安全引擎
  • 支持DES、3DES、MD-5、SHA-1/2、AES、RSA、RNG、Kasumi F8/F9 和ARC-4加密算法。
• PCI Express®
• 串行 RapidIO®
• 32b 局部总线，工作频率可高达133 MHz
• 双路I2C、双路DMA、DUART、多处理器中断控制器、IEEE1149.1 JTAG测试存取端口
• 1023引脚 FC-PBGA封装

目标市场

使用双核器件，以对称多处理器（SMP）结构提高性能；将2个非SMP的操作系统（同构或异构的）压缩到1个器件上；用于控制和数据平面分离的应用；在现有OS的基础上增加Linux上的服务/应用程序；用作以后通过使用第2个内核，实现性能的现场升级；用于现场“热交换”式OS升级，先将新的OS加载到第2个内核，然后让旧OS使用的第1个内核进入休眠模式。

• 网络应用（交换机和路由器）
  • 线路卡控制器
  • 线路卡控制平面
  • 线路卡联合控制和数据平面
  • 机架控制器
  • 集中的处理资源
  
  
•  
  • AMC 卡
  • ATCA承载卡控制器
  • NodeB、BTS、WCDMA、4G LTE、WiMax 的控制卡
  • 通用刀片服务器
  电信设备
  
• 工业领域
  • 机器人
  • 测试/测量 网络/远程通信
  • 单板卡计算机
  • 军事/工业应用